Технологии

EPYC Venice от AMD — первый серверный чип на 2nm: 256 ядер и 1,6 ТБ/с пропускной способности памяти

Susan Hill

22 июля полупроводниковая индустрия перешагнула порог. На мероприятии Advancing AI 2026 компания AMD объявила, что EPYC Venice — шестое поколение её серверной линейки CPU, построенное на архитектуре Zen 6, — выходит в серийное производство на 2-нм техпроцессе TSMC. Ни один высокопроизводительный вычислительный чип ранее не выпускался на 2 нм. Venice — первый.

Флагманская конфигурация насчитывает 256 ядер и 512 потоков, распределённых по восьми кристаллам Core Complex Dies, каждый из которых вмещает 32 ядра Zen 6 — на 33% больше плотности ядер по сравнению с предыдущим дизайном CCD. Платформа представляет новый сокет SP7 с 16 каналами памяти, что обеспечивает совокупную пропускную способность 1,6 ТБ/с — почти в три раза больше, чем 614 ГБ/с у предыдущего поколения Turin. PCIe Gen 6 на 64 Гбит/с и Infinity Fabric пятого поколения завершают стек межсоединений.

2-нм техпроцесс TSMC знаменует переход от FinFET к GAA (gate-all-around) нанолистовым транзисторам — структурное изменение, которое TSMC оценивает в 10–15% более высокую производительность при том же энергопотреблении, или на 25–30% более низкое энергопотребление при эквивалентной производительности, с увеличением плотности транзисторов на 15%. Собственный бенчмарк AMD обещает 70% прирост пропускной способности CPU по сравнению с ядрами Zen 5 в Turin. В задачах инференса ИИ AMD заявляет о 2,2-кратной пропускной способности по сравнению с конкурирующей платформой NVIDIA Vera на уровне 256 ядер.

Venice выпускается в четырёх линейках продуктов. Флагманский EPYC 9006 SP7 — это 256-ядерный чип для Agentic AI с частотой Boost 5 ГГц и 128 линиями PCIe Gen6. EPYC 9006X SP7 имеет максимум 96 ядер, но работает на частоте 5,15 ГГц с тройным объёмом кэша L3 на ядро — ориентирован на HPC и симуляционные нагрузки, где задержка важнее сырого параллелизма. Линейка SP8 охватывает периферийные и энергоограниченные развёртывания с 8–128 ядрами. Четвёртый SKU, EPYC 9006 LP Verano, несёт память LPDDR5X и пропускную способность CPU-to-GPU 112 Гбит/с для масштабируемых ИИ-шасси уровня стойки.

Общий объём кэша L3 во флагманском SKU достигает 1152 МБ 3D V-Cache — показатель, который становится актуальным для слоёв ИИ-моделей, которые можно удерживать на кристалле, а не обращаться к DRAM. AMD не раскрыла цены ни на один вариант Venice. Облачные провайдеры и OEM-производители, как ожидается, объявят сроки доступности самостоятельно, причём несколько крупных гиперскейлеров уже подтверждены в качестве первых клиентов.

Конкурентный контекст имеет значение. Следующее поколение Intel Granite Rapids-D всё ещё находится на техпроцессе Intel 18A, который остаётся в месяцах от объёмного выхода, необходимого для такого продукта. Переход NVIDIA к собственному кремнию CPU с Vera и Grace означает, что производитель GPU теперь также является прямым конкурентом в сокете CPU. Venice выходит до того, как любой из альтернативных вариантов достигнет сопоставимых масштабов производства, что исторически трансформируется в показатели выигрыша в циклах облачных закупок, рассчитанных на 12–18 месяцев вперёд.

Для операторов ИИ-нагрузок показатель пропускной способности памяти является наиболее актуальным. Обучение и инференс в масштабе — это операции, ограниченные в первую очередь пропускной способностью, и удвоение эффективной пропускной способности на узел стойки изменяет математику стоимости за токен измеримым образом. Облачные операторы, которые держали большие резервы GPU отчасти для компенсации узких мест CPU, теперь имеют альтернативный путь. Эта арифметика выстроится в течение следующих двух сезонов закупок.

Теги: , , , , ,

Обсуждение

Имеется 0 комментариев.