IBM доказала работоспособность чипа 0,7 нм. Завода для его выпуска пока нет

Исследовательская лаборатория IBM в Олбани, штат Нью-Йорк, создала рабочий чип с топологией 0,7 нанометра — ниже порога в 1 нм, который многие инженеры считали недостижимым в этом десятилетии. Чип включает почти 100 миллиардов транзисторов на площади размером с ноготь. Лабораторная демонстрация — реальная. До промышленного производства — не менее пяти лет.

Архитектура называется nanostack и предусматривает размещение транзисторов в двух вертикальных слоях вместо единого плоского. Каждый слой содержит три нанолистовых канала толщиной 15 атомов, смещённых относительно друг друга — это упрощает разводку электрических соединений между слоями и снижает процент дефектов, который иначе сделал бы конструкцию нежизнеспособной в масштабе производства. Процесс 2 нм компании TSMC — нынешний коммерческий ориентир в массовом производстве — использует плоскую однослойную нанолистовую компоновку. IBM добавила второй этаж.

Разница в производительности по сравнению с чипом IBM 2 нм 2021 года существенная: на 50% больше вычислительной мощности при том же энергопотреблении либо на 70% выше энергоэффективность при той же нагрузке. Плотность SRAM возрастает на 40%. Для операторов центров обработки данных искусственного интеллекта, которые в совокупности потратили около 300 миллиардов долларов на вычислительную инфраструктуру в 2025 году, экономия в 70% — это не абстрактный показатель. Это изменение экономики строительства дата-центров, снижение счетов за электроэнергию, которые сегодня составляют основную операционную статью расходов при инференсе ИИ, и сокращение инфраструктурного следа.

IBM сотрудничала с Lam Research, Tokyo Electron, SCREEN и ASML в разработке технологического оборудования для производства nanostack. Ни одна из этих компаний не объявила производственного графика. По собственным прогнозам IBM, коммерческое внедрение возможно не ранее чем через пять лет; по оценке MIT Technology Review — через десять лет для массового развёртывания. Причины разрыва технические. Вертикальное стекирование транзисторов умножает режимы отказов, а тепловой бюджет узок: всё, что обрабатывается на втором уровне, должно оставаться ниже 400°C, иначе деградируют соединения, уже сформированные на первом уровне.

To, что устанавливает nanostack, — плотность транзисторов может удваиваться и дальше. Вопрос, висевший над полупроводниковой отраслью годами, — достиг ли закон Мура физического предела — получил ответ: ещё нет. Путь вперёд — вертикальный. Дорожная карта IBM в области полупроводников предусматривает как минимум десятилетие дальнейшего масштабирования на основе архитектур nanostack. Первые коммерческие чипы с такой плотностью ожидаются не ранее 2031 года.

Теги: ASML, IBM, nanostack, semiconductors, TSMC